Technical Report

報文

新しいデットビート制御のミニ UPS インバータへの適用 Application of Novel Deadbeat Control to Inverter for Mini UPS

坂 根 誠* 劉 亜 東** 邢 岩*** 黄 立 培** 平 地 克 也****

> Makoto Sakane Yadong Liu Lipei Huang Yan Xing Katsuya Hirachi

Abstract

A novel deadbeat control method of progressively converging deadbeat control "PCD" for UPS inverter has been proposed to solve the essential problems of instability and poor robustness. The PCD control was verified to show good stability, small static error, fast dynamic response, and good robustness by test results obtained from the experimental system with main circuit of "YUMIC-SC10" and DSP board. Furthermore, the PCD method almost quadrupled the contollability of existing digital PID control. In addition, this method enables a significantly lower sampling frequency leading to the cost reduction of CPU.

Key words: Deadbeat control; UPS inverter; Stability; Robustness

1 はじめに

近年,電源装置へのデジタル制御適用の市場要求 が,大きくなっている.デジタル制御は,従来のアナ ログ制御に比べて,経年変化や温度ドリフトによる 影響がなく,高い柔軟性,高信頼性などの多くの利点 がある.UPS インバータに適用されるデジタル制御

- * (株)ジーエス・ユアサ パワーエレクトロニクス 技術開発部
- ** 清華大学
- *** 南京航空航天大学
- **** 国立舞鶴高専

方式は、この20年間にデジタル PID 制御, デジタル マルチループ制御, 繰返し制御, デッドビート制御な ど各種方式が提案されている. 我々は, すでに, ミニ UPS インバータへのデジタル制御の適用として, デ ジタル PID 制御におけるデットタイム補償と出力電 流補償による効果を報告した¹²⁰. 今回は, ミニ UPS インバータへのデッドビート制御の適用について報 告する. このデットビート制御は, 速い動的応答と 高い利得が得られる³⁴⁰. しかしながら, 軽負荷時の 安定性が劣り, その制御性能は出力 LC フィルタのパ ラメータの変化に敏感であるという問題があり, その 克服がミニ UPS インバータへ適用する上での課題と なっている. 本報文では、このような課題を解決する新しいデッ トビート制御の PCD 制御 "Progressively converging deadbeat control"を提案し、実験にて PCD 制御の有 効性を確かめることができたので、その概要を報告す る.

2 インバータ回路の構成

インバータ回路は、最近のミニ UPS に一般的に使 用されているハーフブリッジ回路の電圧形 PWM イ ンバータを用いる. PCD 制御では、出力電圧 u_o、リ アクトル電流 i_L、出力電流 i_o、直流電圧 U_{dl}、U_{d2} を検 出して制御する. Fig. 1 にインバータ回路の構成を示 す. 負荷は、電流源 i_{oth} と抵抗負荷 R の並列回路で等 価表示する. その電流源 i_{oth} と出力電流 i_o との関係を(1) 式に示す.

$$i_{oth} = i_o - \frac{u_o}{R} \qquad \qquad \cdots \qquad \cdots \qquad (1)$$

3 PCD制御方式

3.1 離散化モデル

出力 LC フィルタの状態方程式は、次式のように表 される.

$$\begin{bmatrix} \dot{u}_o \\ \dot{i}_L \end{bmatrix} = A \cdot \begin{bmatrix} u_o \\ i_L \end{bmatrix} + B \cdot u_{in} + H \cdot i_{oth} \qquad \cdot \cdot \cdot \cdot \cdot \cdot (2)$$

$$\overrightarrow{C} = \overrightarrow{C}, \qquad A = \begin{bmatrix} \frac{-1}{RC} & \frac{1}{C} \\ -\frac{1}{L} & 0 \end{bmatrix}, \quad B = \begin{bmatrix} 0 \\ \frac{1}{L} \end{bmatrix}, \quad H = \begin{bmatrix} -\frac{1}{C} \\ 0 \end{bmatrix}$$



Fig. 1 Equivalent circuit of a half bridge UPS inverter.

つぎに、インバータブリッジのパルスパターンを Fig. 2 に示す、パルスパターンは、出力正弦波の正の 半サイクルと負の半サイクルごとに、正のパルスパ ターンと負のパルスパターンで表される. T はスイッ チング周期、ΔT(k) は k 番目のパルス幅 (ON 時間) を 示す.

(2) 式を離散化モデルで表すと(3) 式となる.

$$\begin{bmatrix} u_{o}(k+1) \\ i_{L}(k+1) \end{bmatrix} = \begin{bmatrix} \psi_{11} & \psi_{12} \\ \psi_{21} & \psi_{22} \end{bmatrix} \begin{bmatrix} u_{o}(k) \\ i_{L}(k) \end{bmatrix} + \begin{bmatrix} b_{1-1} \\ b_{1-2} \end{bmatrix} + \begin{bmatrix} b_{3-1} \\ b_{3-2} \end{bmatrix} i_{oth}(k) + \begin{bmatrix} b_{2-1} \\ b_{2-2} \end{bmatrix} \Delta T(k) \cdot \cdot \cdot \cdot \cdot \cdot (3)$$

ここで, 正のパルスパターンのとき,

$$B_{1_pst} = \begin{bmatrix} b_{1_1pst} \\ b_{1_2pst} \end{bmatrix} = -(U_{d1} + U_{d2})e^{AT/2*B}T - U_{d}A^{-1}(I - e^{AT})B$$

負のパルスパターンのとき,

$$B_{1_ngt} = \begin{bmatrix} b_{1_1ngt} \\ b_{1_2ngt} \end{bmatrix} = U_{d2}A^{-1}(I - e^{AT})B$$

$$B_{2} = \begin{bmatrix} b_{2_1} \\ b_{2_2} \end{bmatrix} = (U_{d1} + U_{d2})*e^{(AT/2)}B$$

$$B_{3} = \begin{bmatrix} b_{3_1} \\ b_{3_2} \end{bmatrix} = -A^{-1}(I - e^{AT})H$$

$$\Phi = \begin{bmatrix} \psi_{11} \ \psi_{12} \\ \psi_{21} \ \psi_{22} \end{bmatrix} = e^{AT}$$

3.2 従来のデットビート制御と PCD 制御

(3) 式の u_oの式を展開すると、次式が得られる.

(4)式は、サンプリング周期 k+1 番目の出力電圧
 u₀(k+1)が、サンプリング周期 k 番目の u₀(k), i_L(k),
 i_{oth}(k)、ΔT (k) で表せることを示している. UPS イン



Fig. 2 Negative and positive pulse patterns for inverter.

GS Yuasa Technical Report

バータの制御目的は、出力電圧を基準正弦波 u_{ref} とな るように制御することである.離散化した基準正弦波 を Fig. 3 に示す.デットビート制御は、(4) 式の出力 電圧 u₀(k+1) が基準正弦波 u_{ref}(k+1) となるように、イ ンバータブリッジのパルス幅 ΔT(k) を毎サンプリング 周期ごとに計算して制御する.パルス幅 ΔT(k) は、(4) 式を変形した (5) 式で示される.

負荷急変や非線形負荷接続により発生する出力電圧 の変動(基準正弦波と出力電圧の差)は、毎サンプリ ング周期ごとに修正され、インバータブリッジのパル ス幅 Δ T に反映される.これにより、早い応答と高い 利得が得られる.しかし、その応答特性の良さは、制 御理論では安定性とトレードオフの関係にある.デッ トビート制御では、従来より負荷が軽い時に不安定 となる問題がある.また、LCフィルタのパラメータ の変化に敏感である.今回、その安定性を改善する 方法として、新しいデットビート制御のPCD 制御 "Progressively converging deadbeat control"を提案 する.そのPCD 制御は、従来のデットビート制御で 使用する出力電圧 u₀(k+1)の目標値である基準正弦波 u_{ref}(k+1)の代わりに、(6)式で示す u'ref(k+1)を使用す ることにより安定性を改善する.

$$u'_{\rm ref}(k+1) = k_{\rm c} u_{\rm ref}(k+1) + (1-k_{\rm c}) u_{\rm o}(k) \cdot \cdot \cdot \cdot \cdot \cdot (6)$$



Fig. 3 Discrete sinusoidal reference of output voltage for inverter.

ここで, 0<k_c<1 とし, k_c を収束性係数と呼ぶ. PCD 方式でのパルス幅 ΔT(k) は, 次式となる.

$$\Delta T(k) = \frac{1}{b_{2-1}} [k_c u_{ref}(k+1) + (1-k_c) u_0(k)]$$

$$-\frac{\psi_{11}}{b_{2-1}} u_0(k) - \frac{\psi_{12}}{b_{2-1}} i_L(k) - \frac{b_{1-1}}{b_{2-1}} - \frac{b_{3-1} i_{oth}}{b_{2-1}} \cdot \cdots \cdot (7)$$

なお, PCD 制御で収束性係数 k_c = 1 とすると, 従 来のデットビート制御となる.

4 実験結果

4.1 実験システム

実験システムは,1 kVA ミニUPS "YUMIC-SC10"^{5.6} の主回路に,インターフェースボードと CPU ボード からなるデジタル制御回路で構成される.CPU には 固定小数点汎用 DSP の "TMS320LF2407A" を用いた. 実験に使用した整流器負荷を Fig. 4 に示す.なお,こ のシステムはデジタル PID 制御の研究¹¹と同じ構成 である.

4.2 基本制御特性

インバータの基本制御特性として、各負荷条件にお ける出力電圧 u_0 の歪率と、負荷急変および直流リン ク電圧の急変による出力電圧の動特性を調べた.その 実験のインバータの定格出力は 100 V/50 Hz,サンプ リング周波数は 17.24 kHz,収束性係数 kc は 0.5 とし た.出力 LC フィルタの制御パラメータは、実測値の 0.94 mH と 23.2 μ Fを使用した.Fig.5に無負荷時 の波形を示す.出力電圧 u_0 の歪率は 1.82%であった. Fig. 6 に抵抗負荷(定格 700 W)時の波形を示す.出力 電圧 u_0 の歪率は 1.82%であった.Fig.7 に整流器負荷 時(出力電流 7 A、クレストファクター2.75、出力電 力 480 W)の波形を示す.出力電圧 u_0 の歪率は 2.69% であった.このように、抵抗負荷にて歪率 2%以下, 整流器負荷で 3%以下と、ミニ UPS に要求される一



Fig. 4 Rectifier load in the experimental system.



Fig. 5 Steady state waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} under no load condition.



Fig. 6 Steady state waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} under resistance load of 700 W.



Fig. 7 Steady state waveforms for output voltage u_{o} , output current i_{o} , and DC link voltage U_{dl} under rectifier load.

般的な仕様値5%以下に対し良好な結果が得られた.
Fig. 8と Fig. 9に負荷急変(0%から100%)の動特性 波形を示す. 電圧変動率-1.44%,制定時間0.3 msec.
であった. Fig. 10に負荷急変(100%から0%)の動 特性波形を示す. 電圧変動率0.76%,制定時間は0
msec. であった. Fig. 11に直流リンク電圧を170 Vか



Fig. 8 Dynamic response of waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} after load-change from 0% to 100%.



Fig. 9 Close shot of dynamic process in Fig.8.



Fig.10 Dynamic response of waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} after load-change from 100% to 0%.

ら 192.1 V に変動させた時の動特性を示す.出力電圧 の変動-0.1%であった.Fig. 12 に直流リンク電圧を 198.8 V から 167.7 V に変動させた時の動特性を示す. 出力電圧の変動-0.5% であった.

このように,動特性試験においても出力電圧精度お よび応答性ともに,良好な結果が得られ,その基本制 御特性を確認することができた.

4.3 安定性

出力LCフィルタの状態方程式を用いて制御する デットビート制御において、出力LCフィルタのパラ メータの変化は制御性能において重要な要素となる. 実験機では実測値の0.94 mHと23.2 µFを制御パラ メータとして用いているが、出力LCフィルタのリ アクトルは、その直流重畳特性によりL値が変化す



Fig.11 Dynamic response of waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} change from 170 V to 192.1 V.



Fig.12 Dynamic response of waveforms for output voltage u_o , output current i_o , and DC link voltage U_{dl} change from 198.8 V to 167.7 V.

る.また,製品化を考えた場合,リアクトル値,コン デンサ容量の個体差が発生する.そこで,実験回路の LCフィルタ定数を8種類の組み合わせで実際に変化 させて,パラメータの変化に対する安定性を調べた. Table 1 に無負荷,抵抗負荷(700 W),整流器負荷(Fig. 4)での出力電圧の歪率の値を示す.表から,制御パ ラメータのコンデンサ容量 23.2 μFに対し52%から 147%の容量変化,リアクトルで,92%から200%の L値変化に対し,歪率2%以下(抵抗負荷),3%以下(整 流器負荷)と安定した制御特性が得られることがわ かった.Table 2 に0%から100%の負荷変動による 出力電圧の変動を示す.その変動も,22%以下と出 力 LCフィルタの変化に対し,安定した制御特性結果 が得られることがわかった.

4.4 サンプリング周波数の低周波化

サンプリング周波数を 17.24 kHz から 8.6 kHz に 低周波化し、制御特性への影響を確認した.出力 LC フィルタの制御パラメータは 0.94 mH と 23.2 μ F と 同じである.サンプリング周波数を 1/2 に低周波化し たことにより、出力電圧の歪率は無負荷時 1.82%から 2.26%,抵抗負荷(定格 700 W)時 1.82%から 2.01%, 整流器負荷時 2.69%から 4.22%と波形歪みが大きく なった.負荷急変(0%から 100%)の動特性は、電圧 変動率 -1.44%から -3.69%,制定時間は 0.3 msec.で 同じ、負荷急変(100%から 0%)の動特性は、電圧変動 率 0.76%から 3.61%,制定時間は 0 msec で電圧変動 が大きくなった.直流リンク電圧を 170 V から 200 V, 200 V から 170 V に変動させた時の動特性は、-0.0%, -0.2%で大きな変化は無く良好であった.

5 PCD 制御とデジタル PID 制御との性能 比較

Table 3 に PCD 制御とデジタル PID 制御との性能

Table 1	Total harmonic	distortion	(THD)	of	output	voltage	under	various	loads.
---------	----------------	------------	-------	----	--------	---------	-------	---------	--------

		•	-						
LC filters L / mH	0.86	0.86	0.86	0.94	0.94	1.88	1.88	1.88	
LC filters C / µF	12.0	23.2	34.0	12.0	34.0	12.0	23.3	34.0	
THD under no load / %	1.52	1.65	1.43	1.74	1.87	1.47	1.46	1.36	
THD under R / %	1.45	1.92	1.59	1.71	1.55	1.43	1.59	1.42	
THD under the rectifier / %	2.18	2.30	2.15	2.47	2.44	2.74	2.88	2.80	

Table 2 Voltage regulation of output voltage after load-change from 0% to 100%.

LC filters L / mH	0.86	0.86	0.86	0.94	0.94	1.88	1.88	1.88	
LC filters C / µF	12.0	23.2	34.0	12.0	34.0	12.0	23.3	34.0	
Voltage regulation / %	1.87	1.84	2.14	1.55	1.57	1.38	1.49	1.75	

GS Yuasa Technical Report

Control type	PCD	PCD	Digital PID	Digital PID
Sampling frequency / kHz	8.62	17.24	17.24	34.48
THD under no load / %	2.26	1.57	3.85	2.51
THD under R / %	2.01	1.56	4.61	2.64
THD under the rectifier / %	4.22 (460 W)	2.82 (450 W)	-	3.80 (332 W)
Transient voltage tolerance /%	3.69	1.45	10.50	6.75
Transient response time / msec.	0.30	0.30	160	100
Current sensors	2 (i _L , i _o)	2 (i _L , i _o)	1 (i _o)	1 (i _o)

Table 3 Comparison between PCD control and digital PID control.

比較を示す. デジタル制御では, サンプリング周波数 を高くすると性能が上がり,低くすると性能は下がる. サンプリング周波数が同じ17.24 kHz にて比較する と, PCD 方式のデットビート制御の性能が全項目に おいてすぐれていることが確認できる. また, サンプ リング周波数を8.6 kHz に低くした PCD 制御と, そ の4倍の34.48 kHz でのデジタル PID 制御の性能が, ほぼ同等であることもわかる. これより, PCD 制御は, デジタル PID 制御に比べて約4倍の制御性能がある と言える.

6 まとめ

今回実施した PCD 制御は、制御特性および安定性 が良好であり、ミニ UPS インバータの制御方式とし て有効であることが確認できた.本方式を用いること によって、CPU の性能・コストに直結するサンプリ ング周波数を低く選定できる.これは、低価格を要求 されるミニ UPS での適用に向けて、大きな前進と言 える. 今後は,製品化に向けて改良を実施することと, 今回得られた良好な制御特性を活かした用途の開発に 取り組みたい.

文 献

- 1) 坂根誠, 劉亜東, 邢岩, 黄立培, 平地克也, GS Yuasa Technical Report, 1 (1), 72 (2004).
- Liu Yadong, Xing Yan, Huang Lipei, and M.Sakane, *IPEC-NIIGA TA 2005 (Japan)*, p.817 (2005).
- Chihchiang Hua, *IEEE Transactions on Power Electronics*, **10** (3), 310 (1995).
- A. Kawamura, Chuarayapratip R, and T. Haneyoshi, *IEEE Transactions on Power Electronics*, **35** (2), 295 (1988).
- 5) 坂根誠,山中雅雄,京博之,高田知明,ユアサ時報, 86,23 (1999).
- K. Hirachi, M. Yamanaka, and M. Sakane, Proc. of IEE-Japan IPEC 2000 Tokyo, 2, 976 (2000).